CLIPPEDIMAGE= JP360163528A

PAT-NO: JP360163528A

DOCUMENT-IDENTIFIER: JP 60163528 A

TITLE: DATA WAVEFORM SHAPING CIRCUIT

PUBN-DATE: August 26, 1985

INVENTOR-INFORMATION:

NAME

AKIYAMA, MAKOTO

ASSIGNEE-INFORMATION:

NAME

MATSUSHITA ELECTRIC IND CO LTD

COUNTRY N/A

APPL-NO: JP59020227

APPL-DATE: February 6, 1984

INT-CL (IPC): H03K005/01;G11B020/10

US-CL-CURRENT: 327/166

ABSTRACT:

PURPOSE: To make the circuit resistant to temperature and aging changes and to attain ease of change of a response frequency by providing a comparison means having a reference level terminal comparing a level of an input signal and processing digitally an output of the comparator means to feed back the result

to a reference level terminal.

CONSTITUTION: An EFM input signal fin inputted to a comparator 1 is compared

with a reference voltage Vr and waveform-shaped and converted into a digital

signal having two level states of H/L. An up-down counter 2 counts up a clock

signal fck when a terminal UD is at H level and counts down it when at L level.

The count value is stored in a latch circuit 4 just before a prescribed timing $\dot{}$

by an output of a pulse generating circuit 3 inputted to a terminal ${\bf S}$ and the

sotred value is updated at each period of the timing pulse T. The output of the

circuit 4 is fed back to the comparator 1 via a DA converter 5. Thus, the

circuit is made resistant to temperature and aging changes and the change of $% \left(1\right) =\left(1\right) +\left(1\right$

the response frequency is attained easily.

COPYRIGHT: (C) 1985, JPO&Japio

09日本国特許庁(IP)

の 特許 出願 公開

昭60 - 163528 ⑫ 公 關 特 許 公 報 (A)

@Int Cl.4

識別記号

庁内整理番号

母公開 昭和60年(1985)8月26日

H 03 K 5/01 G 11 B 20/10

6942-5 J 6733-5D

審査請求 未請求 発明の数 1 (全4頁)

公発明の名称 データ打抜き回路

> 昭59-20227 20特 厢

> > 良

昭59(1984) 2月6日 ⊗田

Ш 分発 明 者 秋 松下電器產業株式会社 の出 願 人

門真市大字門真1006番地 松下電器產業株式会社内

門真市大字門真1006番地

70代 理 人 弁理士 中尾 敏男 外1名

1、発明の名称

データ打抜き回路

2、特許請求の範囲

入力データ端子とその入力データ端子に入力さ れる入力信号のレベルを比較するための基準レベ ル端子をもつ比較手段と、所定のタイミングでリ セットあるいはプリセットされ、かつ前記比較手 段の出力のレベル状態に応じて動作モードをアッ プカウントまたはダウンカウントに切り換えなが ら入力クロック信号をカウントするアップダウン カウンタと、そのアップダウンカウンタの出力を 前記所定のタイミングの直前で記憶するためのラ ッチ手段と、そのラッチ手段の出力をアナログ信 号に変換するディジタルーアナログ変換手段を具 偏し、かつ前配ディジタルーアナログ変換手段の 出力を前記比較手段の基準レベル端子に帰還した ことを特徴とするデータ打抜き回路。

3、発明の詳細な説明

産業上の利用分野

本発明はコンパクトディスクブレーヤ、ディジ タルオーディオテープレコーダ等に用いることの 出来るデータ打抜き回路に関するものである。

従来例の構成とその問題点

従来のコンパクトディスクブレーヤ 仁用いられ るBPM(8-14変換)信号の打抜き回路では、 例えば入力データをC-MOSゲート等で構成さ れる増幅器で数段増幅して波形を飽和させ、その 飽和出力を積分して直流電圧に変換し、その直流 電圧を入力初段のパイアス回路に帰還して、デー タ打ち抜き後の波形の直旋成分がほぼ口となる様 に動作させるものであった。

しかし、この従来の方式は増幅素子のパラッキ によってはパイアス回路の定数を調整する必要性 が生じたり、また温度変化や経時変化も問題とな る可能性があった。さらには積分のためのコンデ ンサが必要なため回路全体のIC化は難かしく、 また入力データの状態に応じて、このデータの打 抜き回路の応答周波数も可変するのが面倒であっ た。

発明の目的

本発明の目的は温度や経時の変化に強く、また 調整も不要で、しかも応答周波数の変更も簡単な ディジタル方式によるデータ打抜き回路を提供す ることである。

発明の榕成

より、温度や経時の変化に強く、また調整も不要 で、しかも応答周波数の変更も簡単に出来るもの である。

実施例の説明

第1 図は本発明の実施例を示すプロック図で、 1 は入力信号 finをデジタルパルスに変化するた めのコンパレータ、2はQ, からQn までのn ビ ットの出力端子と、内部状態を設定するブリセッ ト端子Sと、助作モートの散定端子UD、および カウントクロック入力端子CKをもつアップダウ ンカウンタである。アップダウンカウンタ2はタ イミングパルスTの入力直後にワンショットパル スを発生するパルス発生回路3の出力パルスによ って内部状態がプリセットされ、UD端子の入力、 すなわちコンパレータ1の出力レベルが"1"の 時はアップカウンタとして効作し、コンパレータ 1 の出力レベルが" O "の時はダウンカウンタと して動作する。4はアップダウンカウンタ2の出 力を上記タイミングパルス『の入力時点で記憶す るためのラッチ回路で、ラッチ回路4の出力はデ

ィジタルーアナログ変換器(以下、DA変換器という) 5 化よって直流電圧化変換されてコンパレータ 1 の比較のための基準電圧端子 $V_{\mathbf{r}}$ 化帰還される。

第2図は本発明によらないで、単純にコンパクトディスクブレーヤの光学ピックアップの検出出力を一定の電圧レベル Vt を基単として、放形整形(データ打抜き)する場合の入力放形のエンベローブ(点線で示す)と基単レベルの関係を示す図である。

り、その結果、正しい情報の再生が可能となって いろ

第3図(b) は第2図のBの部分の拡大で、入力のBFM信号が、ディスク上の情報の欠落やゴミ等によって、振幅が成少するとともに大きな直流変励をともなった場合を示す。この場合、基準レベルマt は一定のため、結果として整形された信号の"H"レベルの平均時間が非常に長くなり、また逆に"L"レベルの平均時間が非常に短くなって逆に"L"レベルの平均時間が非常に短くなって本来の記録時の波形が再現できず、正しく情報が検出できなくなる状態を示している。

第4図は第1図に示す本発明の実施例の効作を 説明するための被形図で、入力信号の振幅と直流 成分の変効に応じて、比彼のだめの基準レベル V_x が変わり、第5図に示す第4図のCの部分の拡大 図の様に、正確に被形を再生することが出来るこ とを示している。

次に第1図によって、その動作をより具体的に 説明する。コンパレータ1に入力されるBF以入 力信号 $_{1n}$ は基準なE $_{r}$ と比図されて放形登形

され、" H "," L "の2レベル状態をもつディ ジタル信号に変換される。アップダウンカウンタ 2は、UD端子が"H "レベルの時はアップカウ ンタ . " L "レベルの時はダウンカウンタとして 制御されて、クロック信号fcgをカウントするた め、タイミングパルスTの1周期 τ の終り時点ご とに、その1周期間にコンパレータ1が" H "レ ベルとなった時間の合計と、" L "レベルとなっ た時間の合計の差を、クロック『oxのカウント結 果として出力する。すなわち入力信号が正常に打 抜かれた時は、コンパレータ1の1周期で内での " H "レベル時間と" L "レベル時間は等しくな って、その結果、アップダウンカウンタ2のクロ ック『oxのアップカウント数とダウンカウント数 **は等しくなって、1周期ェの終り時点でのアップ** ダウンカウンタ2の状態はブリセット状態と等し くなる。通常、このアップダウンカウンタ2IC対 する初期のプリセット値はコンパレータ 1 の基準 **竜圧が、コンパレータ1の" H "レベルと" L "** レベルの%の値になる値に設定することにより、

最適な打抜き特性を得ることができる。

アップダウンカウンタ2のカウント値は、ブリ セット端子Sに入力されるパルス発生回路3の出 力によって初期値のブリセット(またはリセット) の直前にラッチ回路4に記憶されるため、タイミ ングパルス『の1周期ごとにその値が更新されて いく。このラッチ回路4のディジタル出力はDA 変換器5によってアナログ電圧に変換され、その 電圧はコンパレータ 1 の比較電圧として帰還され る。この**覚**圧は先に述べた基準**覚圧 V**r となり、 この値で入力信号 finを比較して波形整形する帰 愛回路を構成する。 すなわち、この打抜き回路は タイミングパルスTごとに1 周期 τ だけずれた入 力信号情報によってコンパレータ1の比較のため の基準レベル▼』を制御して、常にコンパレータ 1の出力波形の" H "レベルと" L "レベルの平 均の比率を等しくして、再生信号の直流成分が O となる様に動作する。

データ打抜きの応答速度は、一般に速いほど良 く、それはタイミングパルスのTの周波数によっ

従来のデータ打抜き回路では、以上の動作で説明した入力信号の直流成分の変動や振端変動によるコンパレータの基単電圧の創御を、多段のCー出のSゲートによるアナログ的増幅器等と積分のための時定数回路、および演算増幅器等で行なっていたが、この場合、比较的大きな容量のコンデルをが、この場合、比较的大きな容量のコンデルをアナログ増幅器が必要となり、経時変化に対する問題もあり、さらにはICとして1チップ構成とすることは不可能であった。

また第2図,第3図で説明した様に、放形整形のための基準電圧が一定のものは、入力信号のささいなレベル変動によって情報再生が不可能となり問題外であった。

発明の効果


以上述べたように本発明のデータ打抜き回路は、 ディジタル構成であるため、温度や経時の変化に 強く、また調整も不要で、しかも応答時間の変更 も簡単であるというすぐれた効果をもつものであ る。


4、図面の簡単な説明

第1 図は本発明のデータ打抜き回路の一実施例を示すプロック図、第2 図,第3 図(a),(b) は本発明を用いない場合のデータ打抜きの効作を説明するための放形図、第4 図,第5 図は本発明によるデータ打抜き効作を説明するための放形例図である。


1 ……コンパレータ、2 …… アップダウンカウンタ、3 ……パルス発生回路、4 ……ラッチ回路、5 …… D A 変換器。

第 2 四










第 4 図



第 5 四

